LA 2 MODUL 2 SisDig

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian  

5. Video Rangkaian  

6. Analisa  

7. Link Download  

Laporan Akhir 2 Modul 2

Percobaan 2

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Alat

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2. Bahan 

a. IC 74Ls112(JK filp flop)

Gambar 4. IC 74LS112

b. IC 7404

Gambar 5. IC 7404

c. IC 7432

Gambar 6. IC 7432

b. Power DC

Gambar 7. Power DC

c. Switch (SW-SPDT)

Gambar 8. Switch

d. Logicprobe atau LED

Gambar 9. Logic Probe

3. Rangkaian Simulasi[Kembali]

Gambar Percobaan 2 (No. 1-3)

Gambar Percobaan 2 (No. 4)

4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian pada gambar adalah rangkaian yang menggunakan flip-flop JK (IC 74LS112). Berikut adalah penjelasan tentang komponen utama dan cara kerja rangkaian ini:

Komponen Utama:

1. IC 74LS112 (U1):
• Ini adalah IC yang mengandung dua flip-flop JK.
• Input utama adalah J, K, dan CLK (clock).
• Output adalah Q dan Q̅ (komplemen dari Q).
2. Switch SPDT (Single Pole Double Throw):
• B0 dan B1: Switch ini digunakan untuk mengatur logika input J dan K.
• B1: Switch ini juga digunakan untuk mengatur clock input ke flip-flop.
3. VCC dan Ground:
• VCC adalah sumber daya positif.
• Ground adalah referensi tegangan nol.

Cara Kerja Rangkaian:

1. Input dan Output:
• Input J dan K: Diatur oleh switch B0 dan B1.
• Clock (CLK): Diatur oleh switch B1.
• Output Q dan Q̅: Menunjukkan status flip-flop.
2. Logika Flip-flop JK:
• J = 0, K = 0: Output Q tidak berubah (mempertahankan nilai sebelumnya).
• J = 0, K = 1: Output Q akan menjadi 0 (reset).
• J = 1, K = 0: Output Q akan menjadi 1 (set).
• J = 1, K = 1: Output Q akan toggle (berubah dari 0 ke 1 atau sebaliknya).

Langkah-langkah Operasi:

1. Mengatur Switch:
• Atur switch B0 dan B1 untuk memberikan logika input ke J dan K.
• Atur switch B1 untuk memberikan sinyal clock.
2. Memicu Flip-flop:
• Ketika clock menerima sinyal pemicu (transisi dari rendah ke tinggi), flip-flop akan mengevaluasi input J dan K untuk menentukan status output Q dan Q̅.

Contoh:

• Jika switch B0 diatur ke posisi 1 dan switch B1 diatur ke posisi 0, maka J = 1 dan K = 0, yang berarti output Q akan menjadi 1 (set).
• Jika switch B0 diatur ke posisi 0 dan switch B1 diatur ke posisi 1, maka J = 0 dan K = 1, yang berarti output Q akan menjadi 0 (reset).

Kesimpulan:

Rangkaian ini menggunakan flip-flop JK untuk menyimpan dan memanipulasi data logika berdasarkan input J, K, dan sinyal clock. Pengaturan switch SPDT memungkinkan pengguna untuk mengubah logika input dan memicu perubahan status flip-flop, yang dapat digunakan dalam berbagai aplikasi digital seperti counter, register, dan memori.

5. Video Rangkaian [Kembali]

    Percobaan 2

5. Analisa [Kembali]

5. Link Download [Kembali]

Link Rangkaian Simulasi Disini

Link Video Rangkaian Disini

LA 1 MODUL 2 SisDig

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian  

5. Video Rangkaian  

6. Analisa  

7. Link Download  

Laporan Akhir 1 Modul 1

Percobaan 1

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Alat

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2. Bahan 

a. IC 74Ls112(JK filp flop)

Gambar 4. IC 74LS112

b. IC 7404

Gambar 5. IC 7404

c. IC 7432

Gambar 6. IC 7432

b. Power DC

Gambar 7. Power DC

c. Switch (SW-SPDT)

Gambar 8. Switch

d. Logicprobe atau LED

Gambar 9. Logic Probe

3. Rangkaian[Kembali]

Gambar 10. Gambar Rangkaian Percobaan 1 Modul 2

3. Rangkaian Simulasi[Kembali]

Gambar 13. Gambar Rangkaian Dari Modul

Gambar 14. Gambar Rangkaian saat Percobaan

Gambar 15. Gambar Rangkaian dengan Proteus

4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian yang ditampilkan pada gambar adalah sebuah rangkaian digital yang terdiri dari flip-flop jenis JK dan D. Berikut adalah penjelasan komponen utama dan fungsi dari rangkaian ini:

1. Komponen IC:
• U1 (74LS112): IC ini adalah flip-flop jenis JK. Flip-flop JK adalah elemen penyimpanan yang memiliki dua input utama, yaitu J dan K, serta input clock (CLK). Output dari flip-flop ini adalah Q dan Q̅ (komplemen dari Q).
• U2 (7474): IC ini adalah flip-flop jenis D. Flip-flop D memiliki input data (D), input clock (CLK), dan output Q dan Q̅.
2. Input dan Output:
• Input J dan K pada U1: Input ini dihubungkan ke switch SPDT (Single Pole Double Throw) yang dikendalikan oleh B0, B1, B2, B4, dan B5.
• Input D pada U2: Input ini menerima sinyal data (logika 1 atau 0) yang diatur oleh switch SPDT yang dikendalikan oleh B5.
• Output Q dan Q̅ dari kedua flip-flop: Output ini digunakan untuk mengindikasikan keadaan flip-flop.
3. Pengendali Switch (B0, B1, B2, B4, B5):
• Switch ini digunakan untuk mengatur logika input yang diberikan ke flip-flop.
• Switch B0, B1, B2, dan B4 digunakan untuk mengatur input J dan K pada flip-flop JK (U1).
• Switch B5 digunakan untuk mengatur input D pada flip-flop D (U2).
4. Koneksi Clock:
• Kedua flip-flop memiliki input clock (CLK) yang digunakan untuk memicu perubahan status flip-flop berdasarkan input yang diberikan.
5. VCC dan Ground:
• VCC adalah sumber daya positif untuk rangkaian, sedangkan ground adalah referensi tegangan nol.

Cara Kerja Rangkaian:

1. Flip-flop JK (U1):
• Ketika clock menerima sinyal pemicu, status output Q akan berubah berdasarkan logika input J dan K.
• Jika J = 0 dan K = 0, output Q tetap sama.
• Jika J = 0 dan K = 1, output Q akan menjadi 0.
• Jika J = 1 dan K = 0, output Q akan menjadi 1.
• Jika J = 1 dan K = 1, output Q akan toggle (berubah dari 0 ke 1 atau sebaliknya).
2. Flip-flop D (U2):
• Ketika clock menerima sinyal pemicu, status output Q akan mengikuti logika input D.
• Jika D = 0, output Q akan menjadi 0.
• Jika D = 1, output Q akan menjadi 1.

Kesimpulan:

Rangkaian ini memungkinkan pengguna untuk mengatur dan memanipulasi status flip-flop dengan menggunakan switch SPDT untuk mengatur logika input J, K, dan D. Output dari flip-flop dapat digunakan untuk berbagai aplikasi dalam rangkaian digital, seperti penyimpanan data, pembentukan sinyal, dan lain-lain.

5. Video Rangkaian [Kembali]

    Percobaan 1

5. Analisa [Kembali]

5. Link Download [Kembali]

Link Rangkaian Simulasi Disini

Link Video Rangkaian Disini

TP 2 Modul 2 SisDig

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja  

5. Link Download  

Tugas Pendahuluan 2 Modul 2

(Percobaan 2 Kondisi 7)

1. Kondisi 

Percobaan 2 Kondisi 7

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=0, B2=clock

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan

Setelah dijalankan

3. Video Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut

Penjelasan Komponen:

1. SW1-SW5 (Switch Single Pole Double Throw - SPDT):
• Lima saklar yang digunakan untuk mengatur input logika. Posisi saklar menentukan apakah input akan berlogika "1" (high) atau "0" (low).
2. IC 4030 (U1):
• Merupakan gerbang logika XOR dengan dua input. XOR akan menghasilkan keluaran "1" jika hanya satu dari inputnya yang "1".
3. IC 4073 (U2):
• Merupakan gerbang logika AND dengan tiga input. Gerbang AND akan menghasilkan keluaran "1" jika semua inputnya adalah "1".
4. IC 4071 (U3):
• Merupakan gerbang logika OR dengan dua input. Gerbang OR akan menghasilkan keluaran "1" jika salah satu atau kedua inputnya "1".
5. IC NOT (U7):
• Merupakan inverter yang akan membalikkan logika inputnya. Jika inputnya "0", outputnya "1", dan sebaliknya.

Prinsip Kerja:

1. Input dari Saklar:
• SW1 hingga SW5 berfungsi sebagai input logika yang dapat diubah-ubah nilainya dengan menggeser posisi saklar.
• Input B dan D dari saklar SW1 dan SW2 terhubung ke input gerbang XOR (U1), sedangkan input A dari saklar SW3 dan C' (C terinversi) dari saklar SW4 (melalui inverter U7) terhubung ke gerbang AND (U2).
2. Proses di Gerbang Logika:
• U1 (XOR Gate): Menghasilkan output logika XOR dari input B dan D. Jika salah satu input (B atau D) adalah "1" dan yang lainnya "0", output akan "1"; jika keduanya sama, output akan "0".
• U7 (NOT Gate): Menginversi input C menjadi C'.
• U2 (AND Gate): Menghasilkan output "1" jika semua inputnya (A, C', dan D) adalah "1".
• U3 (OR Gate): Menerima output dari gerbang XOR (U1) dan AND (U2) dan menghasilkan output "1" jika salah satu dari inputnya adalah "1".
3. Output:
• Output akhir (terhubung ke pin output U3) akan menjadi "1" jika salah satu kondisi berikut terpenuhi:
• XOR antara B dan D menghasilkan "1".
• AND antara A, C', dan D menghasilkan "1".

5. Download[Kembali]

Link Rangkaian Simulasi Disini

Link Video Simulasi Disini

TP 1 Modul 2 SisDig

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja  

5. Link Download  

Tugas Pendahuluan 1 Modul 2

(Percobaan 1 Kondisi 10)

1. Kondisi 

Percobaan 1 Kondisi 10

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan, B6=clock

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan

Setelah dijalankan

3. Video Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut

Rangkaian yang ditampilkan pada gambar adalah sebuah rangkaian digital yang terdiri dari flip-flop jenis JK dan D. Berikut adalah penjelasan komponen utama dan fungsi dari rangkaian ini:

1. Komponen IC:
• U1 (74LS112): IC ini adalah flip-flop jenis JK. Flip-flop JK adalah elemen penyimpanan yang memiliki dua input utama, yaitu J dan K, serta input clock (CLK). Output dari flip-flop ini adalah Q dan Q̅ (komplemen dari Q).
• U2 (7474): IC ini adalah flip-flop jenis D. Flip-flop D memiliki input data (D), input clock (CLK), dan output Q dan Q̅.
2. Input dan Output:
• Input J dan K pada U1: Input ini dihubungkan ke switch SPDT (Single Pole Double Throw) yang dikendalikan oleh B0, B1, B2, B4, dan B5.
• Input D pada U2: Input ini menerima sinyal data (logika 1 atau 0) yang diatur oleh switch SPDT yang dikendalikan oleh B5.
• Output Q dan Q̅ dari kedua flip-flop: Output ini digunakan untuk mengindikasikan keadaan flip-flop.
3. Pengendali Switch (B0, B1, B2, B4, B5):
• Switch ini digunakan untuk mengatur logika input yang diberikan ke flip-flop.
• Switch B0, B1, B2, dan B4 digunakan untuk mengatur input J dan K pada flip-flop JK (U1).
• Switch B5 digunakan untuk mengatur input D pada flip-flop D (U2).
4. Koneksi Clock:
• Kedua flip-flop memiliki input clock (CLK) yang digunakan untuk memicu perubahan status flip-flop berdasarkan input yang diberikan.
5. VCC dan Ground:
• VCC adalah sumber daya positif untuk rangkaian, sedangkan ground adalah referensi tegangan nol.

Cara Kerja Rangkaian:

1. Flip-flop JK (U1):
• Ketika clock menerima sinyal pemicu, status output Q akan berubah berdasarkan logika input J dan K.
• Jika J = 0 dan K = 0, output Q tetap sama.
• Jika J = 0 dan K = 1, output Q akan menjadi 0.
• Jika J = 1 dan K = 0, output Q akan menjadi 1.
• Jika J = 1 dan K = 1, output Q akan toggle (berubah dari 0 ke 1 atau sebaliknya).
2. Flip-flop D (U2):
• Ketika clock menerima sinyal pemicu, status output Q akan mengikuti logika input D.
• Jika D = 0, output Q akan menjadi 0.
• Jika D = 1, output Q akan menjadi 1.

Kesimpulan:

Rangkaian ini memungkinkan pengguna untuk mengatur dan memanipulasi status flip-flop dengan menggunakan switch SPDT untuk mengatur logika input J, K, dan D. Output dari flip-flop dapat digunakan untuk berbagai aplikasi dalam rangkaian digital, seperti penyimpanan data, pembentukan sinyal, dan lain-lain.

5. Download[Kembali]

Link Rangkaian Simulasi Disini

Link Video Simulasi Disini

Modul 2 Sistem Digital

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan 

Percobaan...

1. Tugas Pendahuluan 1

2. Tugas Pendahuluan 2

3. Laporan Akhir 1

4. Laporan Akhir 2

MODUL 2

Flip-Flop 

1. Tujuan[Kembali]

1. Merangkai dan menguji berbagai macam flip-flop

2. Alat dan Bahan[Kembali]

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S 
4.  Jumper

 

3. Dasar Teori[Kembali]

Flip-Flop

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).  Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan komplemen Output yang lain.

a. R-S Flip-Flop

R-S Flip-flop merupakan dasar dari semua flip-flop yang memiliki 2 gerbang inputan atau masukan yaitu R dan S. 

 

Gambar 2.3 R-S Flip-Flop

b. J-K Flip-Flop

Kelebihan J-K Flip-flop adalah tidak adanya kondisi terlarang atau yanng berarti diberi berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluaran atau outputnya.

  

Gambar 2.4 JK Flip-Flop

c. D Flip-Flop

D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop R-S. Perbedaan dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.

 

Gambar 2.5 D Flip-Flop

d. T Flip-Flop

T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputannya rendah.

 

 Gambar 2.6 T Flip-Flop