Kamis, 31 Oktober 2024

TP 2 MODUL 3 SisDig



Tugas Pendahuluan 1 Modul 3
(Percobaan 2 Kondisi 7)

1. Kondisi 
Percobaan 2 Kondisi 7
Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan led biasa

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan






Setelah dijalankan



3. Video Simulasi[Kembali]


4. Prinsip Kerja[Kembali]

Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut

Pada IC 74LS90,kaki CKA terhubung ke clock yang berguna sebagai pengatur  keluaran dari Q0 sedangkan kaki CKB terhubung ke  Clock yang berguna  sebagai pengatur keluaran  dari Q1,Q2,dan Q3. Dapat dilihat pada percobaan 2a, CKA dan CKB nya menerima inputan dari clock.

Kaki  R0(1) dan R0(2) memjliki logika 0, sedangkan  R9(1) dan R9(2) berlogika 0 dan 1.Hal ini mengakibatkan output Q akan mangalami counter bilangan desimal, yang dapat dilihat pada output berupa LED yang menyala secara acak.

Untuk  percobaan 2b sendiri,  rangkaian yang kita gunakan  adalah rangkaian Asyncronus yang mengakibatkan kaki CKB menerima input dari output  kaki CKA sehingga nilai CKB tergantung pada nilai CKA di IC 74LS90. Sedangkan untuk R0 yang merupakan kaki reset dan R9 yang merupakan kaki set,kedua kaki tersebut mempengaruhi  perubahan yang terjadi pada keluaran  Q sehingga nilai yang dihasilkan bervariasi.

Pada  IC 7439,kaki CKA yang berupa inputan A terhubung ke  clock  berfungsi sebagai pengatur keluaran Q0 sedangkan kaki CKB yang berupa inputan B juga terhubung ke  Clock  berfungsi sebagai pengatur keluaran dari Q1,Q2,dan Q3.

Pada percobaan 2a, CKA dan CKB masing-masing menerima input dari clock. R0(1) dan R0(2)  berlogika 1 dan 0. Hal inilah yang menyebabkan,  keluaran Q mengalami counter dari 0000-1111 secara tidak berurutan dimana hasilnya dapat  dilihat pada tampilan LED yang menyala.

Begitu juga pada percobaan 2b , rangkaian yang digunakan adalah rangkaian Asyncronus,  dimana CKB menerima input dari output CKA sehingga nilai CKB tergantung pada nilai CKA IC 74LS90.


5. Download[Kembali]
Link Rangkaian Simulasi Disini
Link Video Simulasi Disini
Download Datasheet 74LS90 klik disini
Download Datasheet 7439 klik disini

TP 1 Modul 3 SisDig



Tugas Pendahuluan 1 Modul 3
(Percobaan 1 Kondisi 3)

1. Kondisi 
Percobaan 1 Kondisi 3
Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan






Setelah dijalankan




3. Video Simulasi[Kembali]





4. Prinsip Kerja[Kembali]

Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut

Rangkaian yang ditampilkan pada gambar adalah sebuah rangkaian digital yang terdiri dari flip-flop jenis JK dan D. Berikut adalah penjelasan komponen utama dan fungsi dari rangkaian ini:

  1. Komponen IC:
    • U1 (74LS112): IC ini adalah flip-flop jenis JK. Flip-flop JK adalah elemen penyimpanan yang memiliki dua input utama, yaitu J dan K, serta input clock (CLK). Output dari flip-flop ini adalah Q dan Q̅ (komplemen dari Q).
    • U2 (7474): IC ini adalah flip-flop jenis D. Flip-flop D memiliki input data (D), input clock (CLK), dan output Q dan Q̅.
  2. Input dan Output:
    • Input J dan K pada U1: Input ini dihubungkan ke switch SPDT (Single Pole Double Throw) yang dikendalikan oleh B0, B1, B2, B4, dan B5.
    • Input D pada U2: Input ini menerima sinyal data (logika 1 atau 0) yang diatur oleh switch SPDT yang dikendalikan oleh B5.
    • Output Q dan Q̅ dari kedua flip-flop: Output ini digunakan untuk mengindikasikan keadaan flip-flop.
  3. Pengendali Switch (B0, B1, B2, B4, B5):
    • Switch ini digunakan untuk mengatur logika input yang diberikan ke flip-flop.
    • Switch B0, B1, B2, dan B4 digunakan untuk mengatur input J dan K pada flip-flop JK (U1).
    • Switch B5 digunakan untuk mengatur input D pada flip-flop D (U2).
  4. Koneksi Clock:
    • Kedua flip-flop memiliki input clock (CLK) yang digunakan untuk memicu perubahan status flip-flop berdasarkan input yang diberikan.
  5. VCC dan Ground:
    • VCC adalah sumber daya positif untuk rangkaian, sedangkan ground adalah referensi tegangan nol.

Cara Kerja Rangkaian:

  1. Flip-flop JK (U1):
    • Ketika clock menerima sinyal pemicu, status output Q akan berubah berdasarkan logika input J dan K.
    • Jika J = 0 dan K = 0, output Q tetap sama.
    • Jika J = 0 dan K = 1, output Q akan menjadi 0.
    • Jika J = 1 dan K = 0, output Q akan menjadi 1.
    • Jika J = 1 dan K = 1, output Q akan toggle (berubah dari 0 ke 1 atau sebaliknya).
  2. Flip-flop D (U2):
    • Ketika clock menerima sinyal pemicu, status output Q akan mengikuti logika input D.
    • Jika D = 0, output Q akan menjadi 0.
    • Jika D = 1, output Q akan menjadi 1.

Kesimpulan:

Rangkaian ini memungkinkan pengguna untuk mengatur dan memanipulasi status flip-flop dengan menggunakan switch SPDT untuk mengatur logika input J, K, dan D. Output dari flip-flop dapat digunakan untuk berbagai aplikasi dalam rangkaian digital, seperti penyimpanan data, pembentukan sinyal, dan lain-lain.


5. Download[Kembali]
Link Rangkaian Simulasi Disini
Link Video Simulasi Disini
Download Datasheet 74LS90 klik disini
Download Datasheet 7439 klik disini


Minggu, 27 Oktober 2024

Modul 3 Sistem Digital



MODUL 3

Counter 

1. Tujuan[Kembali]

  1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous
  2. Merangkai dan Menguji aplikasi dari sebuah Counter

2. Alat dan Bahan[Kembali]


  1.  Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 

 4. Jumper

3. Dasar Teori[Kembali]

Counter  
Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.   
a. Counter Asyncronous   
Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

 

Gambar 3.3 Rangkaian Counter Asyncronous
   

b. Counter Syncronous   
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 

                           Gambar 3.4 Rangkaian Counter Syncronous

LA 2 Modul 4 SisDig

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian Simulasi 4. Prinsip Kerja Rangkaian   5. V...