TP 1 MODUL 1 SisDig

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja  

5. Link Download  

Tugas Pendahuluan 1 Modul 1

(Percobaan 2 Kondisi 13)

1. Kondisi[Kembali]

Percobaan 2 Kondisi 13

Buatlah rangkaian seperti pada modul percobaan, kemudian buatlah kondisi dengan inputan berupa saklar SPDT Rangkaian Sederhana 1 : B= 1, D=1, A=1, C’=1, D= 1, Rangkaian Sederhana 2 : B= 1, D=1, A= 1, B=1, C’=1.

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan

Setelah dijalankan

3. Video Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut

Penjelasan Komponen:

1. SW1-SW5 (Switch Single Pole Double Throw - SPDT):
• Lima saklar yang digunakan untuk mengatur input logika. Posisi saklar menentukan apakah input akan berlogika "1" (high) atau "0" (low).
2. IC 4030 (U1):
• Merupakan gerbang logika XOR dengan dua input. XOR akan menghasilkan keluaran "1" jika hanya satu dari inputnya yang "1".
3. IC 4073 (U2):
• Merupakan gerbang logika AND dengan tiga input. Gerbang AND akan menghasilkan keluaran "1" jika semua inputnya adalah "1".
4. IC 4071 (U3):
• Merupakan gerbang logika OR dengan dua input. Gerbang OR akan menghasilkan keluaran "1" jika salah satu atau kedua inputnya "1".
5. IC NOT (U7):
• Merupakan inverter yang akan membalikkan logika inputnya. Jika inputnya "0", outputnya "1", dan sebaliknya.

Prinsip Kerja:

1. Input dari Saklar:
• SW1 hingga SW5 berfungsi sebagai input logika yang dapat diubah-ubah nilainya dengan menggeser posisi saklar.
• Input B dan D dari saklar SW1 dan SW2 terhubung ke input gerbang XOR (U1), sedangkan input A dari saklar SW3 dan C' (C terinversi) dari saklar SW4 (melalui inverter U7) terhubung ke gerbang AND (U2).
2. Proses di Gerbang Logika:
• U1 (XOR Gate): Menghasilkan output logika XOR dari input B dan D. Jika salah satu input (B atau D) adalah "1" dan yang lainnya "0", output akan "1"; jika keduanya sama, output akan "0".
• U7 (NOT Gate): Menginversi input C menjadi C'.
• U2 (AND Gate): Menghasilkan output "1" jika semua inputnya (A, C', dan D) adalah "1".
• U3 (OR Gate): Menerima output dari gerbang XOR (U1) dan AND (U2) dan menghasilkan output "1" jika salah satu dari inputnya adalah "1".
3. Output:
• Output akhir (terhubung ke pin output U3) akan menjadi "1" jika salah satu kondisi berikut terpenuhi:
• XOR antara B dan D menghasilkan "1".
• AND antara A, C', dan D menghasilkan "1".

5. Download[Kembali]

Link Rangkaian Simulasi Disini

Link Video Simulasi Disini